(2) 結晶成長技術と欠陥制御
電子デバイス用半導体素材に求められる条件として、先に結晶成長技術と欠陥制御を挙げさせてもらったが、ダイヤモンドのこれらの条件への適合性はいかなる状況であろうか。これら条件はデバイス品質の大口径単結晶ウェハ形成であると言い換える事が出来るが、実はそれが長らくダイヤモンド半導体実用化を阻む最大のボトルネックと言っても過言ではなかった。
現在の主要なダイヤモンド結晶合成法として、バルク成長技術としての高温高圧法（HPHT）とエピタキシャル成長としての化学気相成長法（CVD）が存在する。HPHT法は天然ダイヤモンド形成条件を人工的に再現する方法であり、高品質単結晶を得やすい。しかし、成長自体が多くの場合種（シード）なし成長であることや高圧合成装置の物理的（装置的）制約から、育成結晶の大型化が極めて難しい。サイズ的には数mm□に留まっている[12]。
一方CVD法ではメタン等の炭化水素と水素を含むプラズマ中で炭素を析出させる。研磨用のダイヤモンド粉末の合成ではすでに商用レベルに達している。一般的にCVD法は大面積成長に適しており、HPHT法に比べてより実用的な生産プロセスと言える。しかし、単結晶ダイヤモンドのプラズマCVD法では、大面積に均一なプラズマを生成することが容易ではないことに加え、成長速度、非ダイヤモンド相混入など多くの課題を抱えている。更に薄膜を対象としたエピタキシャル成長においては、高温高圧合成とは異なって相応のサイズの成長基板が必要になるが、図1に示した通り、格子定数がマッチする異種材料の結晶基板が存在せず、格子不整合を解消させる成長プロセスの必要性など成長用基板との相性問題は深刻である。特にパワーデバイス用途では、結晶欠陥が局所電界集中を引き起こし、耐圧低下やリーク電流増加、更には長期信頼性の低下の原因となる。
結晶欠陥のパワーデバイス特性への影響は、SiCデバイスにおいて長らく研究されてきた。六方晶でc軸方向に長周期構造を取るSiC結晶では、複雑な転位欠陥や積層欠陥が発生しやすく、デバイス信頼性に深刻な問題を引き起こすことが知られている。実際、耐圧性能に直結するマイクロパイプの起源である長周期の螺旋転位やデバイスの信頼性劣化をもたらす基底面転位と関連が深いShockley部分転位、積層欠陥などの複雑な線欠陥や面欠陥がSiC結晶では頻繁に見られる。中でも結晶基板やエピタキシャル膜中の基底面転位はpn接合の順方向劣化という形で現れ、今でも高耐圧デバイスの本格実用化の障壁になっている[13,14]。一方で、結晶の対称性が低いSiCなどに比べて、ダイヤモンドの結晶は構成元素が単一である上に対称性が高く、線欠陥や面欠陥などの結晶欠陥が本質的に発生しにくいとも考えられる[15]。先に述べたような複雑な結晶欠陥は立方晶のSi結晶ではほとんど観測されず、同じ立方晶の結晶であるダイヤモンドでもSiと同じような結晶欠陥フリーな状況が将来的には十分に期待できるのではないだろうか。
加えて、上記に述べた様な結晶欠陥に加え、表面粗さ、終端状態、応力分布などのウェハ加工後の品質もデバイス性能へ直接影響することにも留意する必要がある。ダイヤモンドは究極の難加工素材であり、デバイス品質の大口径高品質ウェハに向けた新たな加工技術の進化も強く要望されるところである。デバイス応用にとって重要なのは、単なる「結晶成長」ではなく、「欠陥制御された結晶成長」である。ダイヤモンドデバイスは、SiCデバイスと比べてより過酷条件としての高耐圧領域での使用が期待されるため、SiC以上に結晶品質が重要になる。
このように、「欠陥制御された結晶成長」と言う観点からダイヤモンドを吟味してみると、成長法自体にはまだまだ改善の余地がある一方で、本質的な結晶品質の点ではそのポテンシャルはかなり高いと考えられる。以下では、プラズマCVD法を活用したエピタキシャル成長法の改善の試みを紹介する。
- モザイク結晶技術
大口径ダイヤモンドウェハ形成を目指す上で、近年注目されているのがモザイク結晶技術である。この手法は、複数の〜数cm□の単結晶シードを平面上に隣接させて配置し、それらを横方向成長によって接続・融合させるホモエピタキシャル成長である[16, 17]。単結晶シードは、数mm□のHPHT結晶にCVD成長を繰り返して作成する。理論上、この方法により単一大型結晶を直接成長するよりも現実的に大口径化が可能となる。近年の研究では、CVD成長条件最適化によって、シード間をまたぐステップフロー成長も報告されている。
しかし問題は、接合境界近傍である。結晶方位差や熱膨張差によって応力集中が生じ、転位や粒界欠陥形成が起こりやすい。パワーデバイスでは局所電界集中が絶縁破壊の起点となるため、こうした欠陥は極めて致命的になり得る。このような点から、モザイク結晶法は単純に「大きなウェハと作る技術」とは言えず、「欠陥を許容しながら統合する技術」と言わねばならない。ここに本質的難しさがある。
一方で、この技術は現実的スケーリング戦略として極めて重要である。SiCウェハにおいても、大口径化は長年にわたり歩留まり・欠陥との戦いであった。ダイヤモンドでも同様に、ひたすら「完全結晶」を求めるのではなく、「実用上許容できる欠陥管理」を行いながら技術を広めていくアプローチが重要となる可能性が高い。
- マイクロニードル法
マイクロニードル法は、大口径ダイヤモンドウェハ作成技術として近年特に注目されている。SiCやGaNのヘテロエピタキシャル成長でも行われたバッファ層成長の一種と考えられるが、この方法では、Siやサファイア基板上にIr中間層を介して成長させた微細針状構造を成長核として利用する[18]。通常の成長では、基板界面から発生した格子不整転位がそのまま上方へ伝播する。しかしマイクロニードル構造では、転位が側方へ逃げやすくなり、結果として有効転位密度を低減できる。
この方法ではさらに、応力分散効果も期待される。ダイヤモンドのヘテロエピタキシャル成長では、基板と成長層の熱膨張係数の違いに起因する熱応力が極めて大きな問題となるため、応力制御は単なる機械的問題ではなく、電気特性・耐圧・信頼性へ直結する。マイクロニードル法は、この応力問題と転位問題を同時に緩和できる可能性を持っている。この手法と基板剥離を組み合わせて、2インチ級のダイヤモンドウェハ（転位密度：107/cm2台）が実現されている。
SiCデバイスでは初期から現在に至るまで、エピタキシャルウェハの高欠陥密度に悩まされてきた。しかしエピ成長や基板加工、欠陥解析技術の蓄積によって近年急速に実用化が進んだ。ダイヤモンドでも、結晶成長工学の成熟が今後の産業化の鍵になる可能性が高い。
6. ダイヤモンドデバイス技術の現状
先に述べたとおり、ダイヤモンドでは不純物準位が深いため、一般的には室温領域での伝導度度制御が困難である。Bドープによるp型制御は一応可能であるものの、デバイス設計上の制約は大きい。そのため、多くのデバイス試作ではキャリアとしてHやSi-O終端表面に発生する2DEGが用いられた。現在までに、ショットキーダイオード（SBD）、pn接合ダイオード、MESFET、MOSFET、JFET、BJTなど、他の材料系で実績のある一通りの構造が試作されている。
性能的には、RFデバイスで遮断周波数ft：15 GHz、最大発振周波数fmax：120 GHz[19, 20]、パワーデバイスとして数kVの耐圧[21]や2A超のスイッチング[22]が実証されているが、パワー応用に向けた大容量化はまだ不十分な段階にある。最近、Pドープ層を用いたデプレッション型MOSFETが報告されたが[23]、ドレイン電流密度はmA/mmのレベルに留まっている。
また、イオン注入などの汎用的なデバイス化プロセスも未成熟で開発すべき課題が多い。SiCやGaNに比べて金属/ダイヤモンド界面の制御は難しく、ショットキー障壁高さ制御や接触抵抗低減が容易ではない。更に、p型表面伝導層を活用する以上、表面吸着状態変化によって特性変動が生じやすく、長期安定性が大きな問題となる。これらを適切に管理／制御することが極めて重要と考えられる。
一方、従来型のデバイスとは異なるアプローチとして、耐放射線デバイス[23]や負性電子親和力を利用した真空スイッチ、高濃度ドープ層のホッピング伝導を活用したショットキーpn接合デバイスなど、ダイヤモンド特有の性質を利用したデバイス構造が試作／性能実証されており、今後の技術成熟と応用展開への期待が大きい。
コメントを残す