電力供給ボトルネックの解決策：ラック内直流 800 V バスバー
図2-2 ラック内の直流 800 V バスバーからGPUに至るの電力供給
連載 (1) で述べたように、AIデータセンターの電力供給の一番のボトルネックはラック内の1 MW の供給である。新しい直流 800 V アーキテクチャでは、ボトルネック解消のために、ラックの内部に直流 800 V バスバーが引かれる。ラック内のそれぞれの計算ノード近傍で、バスバーから供給される直流 800V が直流 12 V に変換される。 最終的に、計算ノードのGPUボード上で 直流 12 V が直流 0.8 V まで落とされ、GPU内部のトランジスタを駆動してAI情報処理に使われる。
現在の交流アーキテクチャには無く、新たに直流アーキテクチャで導入されるのが、直流 800V から直流 12 V への変換器だ。この変換器は、計算ノード毎にラックの計算ノードと同じシェルフ（棚）に置かれ、800 V バスバーからの電力を 12 V に落として計算ノードへ供給する。大きな変圧比を高効率で実現するとともに、ユニット内の限られたスペースに設置するため小型化が求められるのが特徴だ。既に各社からWhite Paperとして変換器の構成の提案が出ている。その中からEPCとInfineonを例にとって、直流 800 V – 12 V 変換器の回路構成と、そこにどのような半導体ワーデバイス使われるか見ていこう。
図 2-3 EPC 800 VDC to 12.5 V, 6.5 kW 8 stacked LLC converters with a matrix transformer. https://epc-co.com/epc/portals/0/epc/documents/papers/White%20Paper%20EPC%20Nvidia%20800%20VDC%20to%2012.5.pdf より作成
図2-3は、EPCが公表している 6 kW 800 V – 12.5 V DC/DC変換器の構成である。基本単位は、青枠で囲まれたDC/DC変換モジュールで、LLC 共振コンバータを採用している。LLC共振コンバータは、入力側のハーフブリッジで作った矩形波をLC共振回路で正弦波状にして、ソフトスイッチングを行う高効率変換回路である。昇降圧は回路基板と一体化したマトリックストランスで行い、後段の同期整流回路で直流に戻す。このDC/DC変換モジュール8台を、高圧 (800 V) 側は8直列で接続し、低圧 (12 V) 側は8並列で接続する。このように入力直列・出力並列（Input-Series/Output-Parallel: ISOP）接続ができるのは、トランスで入出力が絶縁されていることがポイントである。EPCのISOP構成では、入力電圧と出力電流を8つのモジュールに分割することで、各モジュールにかかる入力電圧は1/8、生成する出力電流が1/8に抑えられる。その結果、直流800 V→直流12.5 Vという大変圧比 (64:1) で大電力 (6kW) のDC/DC変換が、それぞれのモジュールでは、直流100 VDC→直流12.5 V の小変圧比 (8:1) で小電力 (750W) に簡略化される。ただし各モジュールのトランスには 800 V 以上の絶縁耐圧が必要なことに注意。使われるパワー半導体デバイスは、高圧側が耐圧 150 V のGaN FET、低圧側が 40 V のGaN FETである。小型化を最優先にして、高いスイッチング周波数で動作するGaN FETが選ばれた。試作品ではスイッチング周波数 1 MHz が採用されている。これはSiC MOSFETには厳しい周波数である。
図 2-4 Infineon 800 VDC to 12 V, 6 kW 2 stacked LLC converters with a matrix transformer. https://www.infineon.com/gated/infineon-powering-the-future-of-ai-whitepaper-en_86672d75-a1ba-40ce-ac29-aeff775d078c より作成
次はInfineonが提案する、6 kW 800 V – 12 V DC/DC変換器の構成である。EPCと同じスペックであるが、Infineonは2段のモジュールからなるISOP構成を採用している。モジュール数が少ない分、ひとつのモジュールが直流 400 V→直流 12 V の大変圧比 (32:1) で大電力 (3 kW) を扱う変換器となる。使われるパワー半導体デバイスは、高圧側に耐圧 650 V のGaN FET 1個、電流が必要な低圧側に 40 V のSi MOSFET 8並列を使っている。RenesasとRohmは、ラック内直流 50 V給電で現在使われている 48 V – 12 V DC/DC変換器 (Intermediate Bus Converter: IBC) を流用して直流 12Vへ落とすことを想定して、2段ISOP構成の 800 V – 48 V DC/DC変換器を提案している。両社とも高圧側に 650 V のGaN FET、 低圧側に 80 V Si MOSFETを使う。
各社ごとにISOPの構成が異なる背景には、各社の得意とするパワー半導体デバイスのラインアップがある。高耐圧の 650 V GaN FET製品を持っているInfineon, Renesas, Rohmが、入力を2段直列とし、低耐圧 GaN FETを得意とするEPCは、8段直列を採用したと推定される。低圧側の同期整流トランジスタは自社のSi MOSFETでスピードが足りると考えた3社がSi MOSFETを使い、GaN専業のEPCは損失を重視して低耐圧のGaN FETを採用した。いずれにせよ、ラック内変換器の直流 800 V 側には、GaN FETが必須と考えられている。
AIデータセンターにおける電力供給の最後の段階が、GPUボード上での直流 12 Vから 0.8 V への電圧変換になる。連載(1)で述べたように、ひとつのGPUに 0.8 Vで大電流を供給しなければならないので、0.8 V の配線 を最短距離としたい。その目的で導入が進んでいるのが基板裏面のGPUの裏側に変換器を置いて 0.8 V を「垂直」に供給する方法である。
図 2-4 GPUへのコア電圧 0.8 V の供給。（上）水平給電と（下）垂直給電
従来の構成（図2-4上段）は、ラック内バスの直流 50 V をバス中間変換器 (IBC) で12Vに落とし、基板上の電圧制御モジュール (Voltage Regulation Module: VRM) で最終段のコア電圧 0.8 V に変換して、基板の銅箔配線を通して側面から半導体チップに供給している（水平給電）。1 MW ラックのGPU 1チップは、最大 8.75 kA の大電流を消費し、またチップの処理状況に応じて電流変動が激しい。銅箔配線長が数cm になる水平給電では配線抵抗が大きくなり、導通損失で電力利用効率が下がるとともに、GPUの消費電流が変動すると、せっかくVRMで安定化したコア電圧がチップの受電端子では変動してしまい、GPUが正常に動作しない恐れがある。
1 MW ラックでは、図2-4下段のように、VRMをGPUボードのちょうどチップの裏側に敷き詰めて、ボードの垂直方向に給電する垂直給電構成が必須と考えられている。こうすることで、0.8 V の配線を基板の厚み分（数mm）に大幅に短縮できる。またVRMの配置場所がチップの周囲に限られる水平給電と異なり、チップの裏全面にVRM配置する垂直給電では短い給電線を多並列化できて、コア電圧の配線抵抗を極限まで減らすことができる。垂直給電は良いことずくめだが、VRMを限られたGPUの直下の空間に高密度で並べるには、小型化と放熱の改善が不可欠である。
図に外観を示したInfineonの4相パワーモジュール (TDM2454xx) は、9 x 10 x 5 mmという小さなパッケージに背の低いインダクタとパワー半導体スイッチを積層したbuck converter回路が組み込まれ、最大280 Aを給電できる。積層されたインダクタは電気伝導と半導体から発生する熱の放熱経路のふたつの役割を担っている。パワー半導体デバイスにはSi トレンチMOSFETが使われている。大電流を扱う点と半導体スイッチと積層したインダクタの電気接続の点で、縦型デバイスが使いやすいからであろう。
以上、 800 V直流アーキテクチャの概要と、電力供給の隘路となるサーバーラック内で直流 800 VからGPUのコア電圧 0.8Vまで段階的に落としていく過程を各社の提案回路で具体的に見てきた。スペースに限りがあるラック内では小型化、つまり高スイッチング周波数化、が重視されて、800 Vにつながる高電圧側には GaN FETが、大電流を取り扱う低電圧側には Si MOSFETが使われる傾向にある。連載 (3) では、交流特別高圧から直流 800 Vに変換する固体化トランス (SST)と回路保護に不可欠な直流遮断器を解説する。（続く）
コメントを残す